

RESIDÊNCIA TECNOLÓGICA - EMBARCATECH

POLO: NATAL

ALUNO: ANTÔNIO IRINEU FILHO

MATRÍCULA: 70468657444

DISCIPLINA: SISTEMAS DIGITAIS

RELATÓRIO DA TAREFA 05

TABELA VERDADE

Abaixo a tabela verdade com as quatro entrada **A**, **B**, **C** e **D** e saída para cada segmento **a**, **b**, **c**, **d**, **e**, **f** e **g**. Ela foi feita considerando que o display acende no nível lógico baixo, portanto, o segmento que deve acender em cada conjunto de entradas possuirá valor 0.

A	B	C	D	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

EQUAÇÃO CANÔNICA

- Para a saída **a** = $A' \cdot B' \cdot C' \cdot D + A' \cdot B \cdot C' \cdot D'$
- Para a saída **b** = $A' \cdot B \cdot C' \cdot D + A' \cdot B \cdot C \cdot D'$
- Para a saída **c** = $A' \cdot B' \cdot C \cdot D'$
- Para a saída **d** = $A' \cdot B' \cdot C' \cdot D + A' \cdot B \cdot C' \cdot D' + A' \cdot B \cdot C \cdot D$
- Para a saída **e** = $A' \cdot B' \cdot C' \cdot D + A' \cdot B' \cdot C \cdot D + A' \cdot B \cdot C' \cdot D' + A' \cdot B \cdot C' \cdot D + A' \cdot B \cdot C \cdot D + A \cdot B' \cdot C' \cdot D$
- Para a saída **f** = $A' \cdot B' \cdot C' \cdot D + A' \cdot B' \cdot C \cdot D' + A' \cdot B' \cdot C \cdot D + A' \cdot B \cdot C \cdot D$
- Para a saída **g** = $A' \cdot B' \cdot C' \cdot D' + A' \cdot B' \cdot C' \cdot D + A' \cdot B \cdot C \cdot D$

SIMPLIFICAÇÃO POR MAPA DE KARNAUGH

No mapa, eu mapeei cada caso em que a saída fosse o estado lógico alto(1) por questões de simplificar as expressões, uma vez que o estado lógico baixo(0) dificultaria o processo de simplificação por ser muito mais incidente.

No final não fará diferença, uma vez que o display é um ânodo comum, ou seja, mesmo que o circuito mande o estado lógico alto como verdadeiro, o display só acenderá quando a saída for 0.

- Para a saída **a**:

AB / CD	00	01	11	10
00		1		
01	1			
11				
10				

$$A' \cdot B \cdot C' \cdot D' + A' \cdot B' \cdot C' \cdot D$$

- Para a saída **b**:

AB / CD	00	01	11	10
00				
01		1		1
11				
10				

$$A' . B . C' . D + A' . B . C . D'$$

- Para a saída **c**:

AB / CD	00	01	11	10
00				1
01				
11				
10				

$$A' . B' . C . D'$$

- Para a saída **d**:

AB / CD	00	01	11	10
00		1		
01	1		1	
11				
10				

$$A' . B' . C' . D + A' . B . C' . D' + A' . B . C . D$$

- Para a saída **e**:

*** célula que está simultaneamente em ambos os grupos**

AB / CD	00	01	11	10
00		1	1	
01	1	1	1	
11				
10		1		

$$A' . D + A' . B . C' + A . B' . C' . D$$

- Para a saída **f**:

*** célula que está simultaneamente nos três grupos**

AB / CD	00	01	11	10
00		1	1	1
01			1	
11				
10				

$$A' . B' . D + A' . B' . C + A' . C . D$$

- Para a saída **g**:


AB / CD	00	01	11	10
00	1	1		
01			1	
11				
10				

$$A' . B' . C' + A' . B . C . D$$

CIRCUITO COMPLETO


Utilizei o Logisim para desenhar e simular o design e funcionamento do circuito, testando cada entrada(0 a 9) e as suas saídas, tanto de forma binária quanto por meio do display disponível no Logisim. O display foi configurado para ser um ânodo comum conforme as orientações na tarefa, de modo que quando a saída é nível lógico baixo(0) o segmento acende e quando ela é nível lógico alto, apaga.

Figura 01 - Circuito simulando saída quando a entrada é 0000




Fonte: Autoria própria

Figura 02 - Circuito simulando saída quando a entrada é 0001




Fonte: Autoria própria

Figura 03 - Circuito simulando saída quando a entrada é 0010




Fonte: Autoria própria

Figura 04 - Circuito simulando saída quando a entrada é 0011




Fonte: Autoria própria

Figura 05 - Circuito simulando saída quando a entrada é 0100




Fonte: Autoria própria

Figura 06 - Circuito simulando saída quando a entrada é 0101




Fonte: Autoria própria

Figura 07 - Circuito simulando saída quando a entrada é 0110




Fonte: Autoria própria

Figura 08 - Circuito simulando saída quando a entrada é 0111




Fonte: Autoria própria

Figura 09 - Circuito simulando saída quando a entrada é 1000



Fonte: Autoria própria

Figura 10 - Circuito simulando saída quando a entrada é 1001



Fonte: Autoria própria